Tender Notice

Rahmenvertrag für die FPGA-Programmierung am Institut für Hochfrequenztechnik und Radarsysteme des DLR. Gegenstand ist die Entwicklung und Implementierung mehrkanaliger, breitbandiger Radarsysteme auf FPGA-/RFSoC-Basis. Dies umfasst den Entwurf von Systemarchitekturen, Hardware- und Softwarekonzepten, Schnittstellen, Datenübertragung, Synchronisation und Steuerung. Spezifische Anforderungen beinhalten die Programmierung von RFSoC FPGA Modulen mit Hochgeschwindigkeits-ADC/DAC, die Anbindung von AMD Alveo U50 Beschleunigerkarten sowie die Erstellung zugehöriger Programmablaufsteuerungen und Benutzereingabesoftware. Der Rahmenvertrag hat eine Laufzeit von 4 Jahren mit einer Option auf zweimalige Verlängerung um jeweils 12 Monate.

Rahmenvertrag für FPGA-Programmierung zur Entwicklung und Implementierung mehrkanaliger, breitbandiger Radarsysteme auf FPGA-/RFSoC-Basis am Institut für Hochfrequenztechnik und Radarsysteme.